PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11307549 A

(43) Date of publication of application: 05.11.99

(51) Int. CI

H01L 21/338 H01L 29/812 H01L 21/28 H01L 21/027

(21) Application number: 10111682

(22) Date of filing: 22.04.98

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

ANDA YOSHIHARU MATSUNO TOSHINOBU NISHII KATSUNORI INOUE KAORU

YANAGIHARA MANABU

TANABE MITSURU


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a fine patterning which is realized through EB exposure with a high throughput by using an i-line stepper.

SOLUTION: After a first resist film 13 and a buffer film 14 for EB exposure and a second resist film 15 for i-line exposure are sequentially applied to the surface of a substrate 11, a first opening 15a is formed by patterning the second resist film 15 and a buffer film 14. Then a second opening 13a, to which the pattern of the second resist film 15 is transferred, is formed through the first resist film 13 by dry-etching the resist film 13 by the use of the second resist film 15 as a mask. After the second opening 13a has been formed, a third resist film 16, which is composed of a chemically amplified resist and forms a mixing layer 17 together with the first resist film 13, is applied to the entire surface of the resist film 13. As a result, the internal surface of the second opening 13a is coated with the mixing layer 17, and the opened width of the opening 13a is reduced.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-307549

(43)公開日 平成11年(1999)11月5日


(51) Int.Cl. ⁶		鐵別記号	FΙ				
H01L	21/338		H01L 2	9/80	:	F	
	29/812			1/28	F 5 4 1 Z 5 7 6		
	21/28			21/30			
	21/027						
			客查請求	未請求	請求項の数7	OL	(全 12 頁)
(21) 出顧番号	}	特顧平10-111682	(71) 出顧人	出顧人 000005821 松下電器産業株式会社			
	•						
(22)出顧日		平成10年(1998) 4月22日		大阪府門真市大字門真1006番地			
			(72)発明者	按田	養治		
					門真市大字門真1 式会社内	006番均	也 松下電器
			(72)発明者	松野	年伸		
				大阪府	門真市大字門真1	006番埠	松下電器
				産業株	式会社内		
			(72)発明者	西井	勝則		
				大阪府	門真市大字門真1	006番埠	松下電器
				産業株:	式会社内		
			(74)代理人	弁理士	前田 弘 (9	12名)	
						į	及終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 i 線ステッパを用いて高スループットで且つ E B **20**発光並みに微細なパターニングを行なえるようにす ス

【解決手段】 基板11上に、EB露光用の第1のレジスト膜13とバッファ膜14とi線露光用の第2のレジスト膜15とを順次塗布し、その後、第2のレジスト膜15及びバッファ膜14にパターンニングを行なって第1の開口部15aを形成する。次に、第2のレジスト膜13に対してドライエッチングを行なって、第1のレジスト膜13に第2のレジスト膜15のパターンが転写された第2の開口部13aを形成する。次に、第1のレジスト膜13の全面に、該第1のレジスト膜13とミキシング層17を形成する化学増幅型の第3のレジスト膜16を塗布する。これにより、第2の開口部13aの壁面がミキシング層17に覆われて該第2の開口部13aの開口幅が縮小される。



【特許請求の範囲】

【請求項1】 半導体基板の上に、頂部と該頂部から下方に延びる脚部とからなる下型のゲート電極を形成する 半導体装置の製造方法であって、

前記半導体基板の上に紫外線に対して反応しない第1の レジスト膜を塗布する工程と、

前記第1のレジスト膜の上に、該第1のレジスト膜と該第1のレジスト膜の上に塗布される第2のレジスト膜と が互いに混合することを防止するパッファ膜を形成する 工程と、

前記パッファ膜の上に紫外線に対して反応する前記第2 のレジスト膜を塗布する工程と、

前記第2のレジスト膜に対して紫外線を照射することにより、前記第2のレジスト膜をパターンニングした後、パターンニングされた前記第2のレジスト膜を現像することにより、前記第2のレジスト膜に第1の開口部を形成する工程と、

前記バッファ膜における前記第2のレジスト膜の前記第 1の開口部に露出する領域を除去する工程と、

前記第2のレジスト膜及びバッファ膜をマスクとして前 20 記第1のレジスト膜に対してエッチングを行なうことに より、前記第1のレジスト膜に前記第2のレジスト膜の 前記第1の開口部が転写された第2の開口部を形成する T程と

前記第2のレジスト膜及びバッファ膜を除去した後、前 記半導体基板の上に全面にわたって紫外線に対して反応 する第3のレジスト膜を塗布することにより、前記第1 のレジスト膜と前記第3のレジスト膜との界面に、該第 1のレジスト膜と該第3のレジスト膜とが混合してなる ミキシング層を形成する工程と、

前記第3のレジスト膜に対して紫外線を照射することにより、前記第3のレジスト膜をバターンニングした後、バターンニングされた前記第3のレジスト膜を現像することにより、前記第3のレジスト膜に前記ゲート電極の頂部形成領域となる上層開口部を形成すると共に、前記第1のレジスト膜の前記第2の開口部の壁面が前記ミキシング層により覆われ、前記ゲート電極の脚部形成領域となる下層開口部を形成する工程と、

前記半導体基板の上における前記下層開口部及び上層開口部に導体膜を充填することにより、前記導体膜からな 40る丁型のゲート電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板の上に紫外線に対して反応しない第1のレジスト膜を塗布する工程と、

前記第1のレジスト膜の上に、該第1のレジスト膜と該第1のレジスト膜の上に塗布される第2のレジスト膜とが互いに混合することを防止するパッファ膜を形成する工程と、

前記バッファ膜の上に紫外線に対して反応する前記第2 のレジスト膜を塗布する工程と、 前記第2のレジスト膜に対して紫外線を照射することにより、前記第2のレジスト膜をバターンニングした後、パターンニングされた前記第2のレジスト膜を現像することにより、前記第2のレジスト膜に第1の開口部を形成する工程と、

前記バッファ膜における前記第2のレジスト膜の前記第 1の開口部に露出する領域を除去する工程と、

前記第2のレジスト膜及びバッファ膜をマスクとして前 記第1のレジスト膜に対してエッチングを行なうことに より、前記第1のレジスト膜に前記第2のレジスト膜の 前記第1の開口部が転写された第2の開口部を形成する 工程と、

前記第2のレジスト膜及びバッファ膜を除去した後、前 記半導体基板の上に全面にわたって紫外線に対して反応 する第3のレジスト膜を塗布することにより、前記第1 のレジスト膜と前記第3のレジスト膜との界面に、該第 1のレジスト膜と該第3のレジスト膜とが混合してなる ミキシング層を形成する工程と、

前記第3のレジスト膜を現像することにより、前記第1 のレジスト膜に前記第2の開口部の壁面が前記ミキシング層により覆われてなる第3の開口部を形成する工程

前記半導体基板の上における前記第3の開口部に導体膜を充填することにより、前記導体膜からなる配線パターンを形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項3】 前記第1のレジスト膜はポリメチルメタクリレートを含むレジストからなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。

30 【請求項4】 前記バッファ膜はポリジメチルグルタル イミドを含むレジストからなることを特徴とする請求項 1又は2に記載の半導体装置の製造方法。

【請求項5】 前記バッファ膜は金属からなることを特 徴とする請求項1又は2に記載の半導体装置の製造方 法。

【請求項6】 前記第2のレジスト膜はエチルセロソル ブアセテートとノボラック樹脂とを含むレジストからな ることを特徴とする請求項1又は2に記載の半導体装置 の製造方法。

40 【請求項7】 前記第3のレジスト膜はプロピレングリコールモノメチルエーテルアセテートとメタクリル樹脂とを含むレジストからなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に、ゲート長又は配線幅が0.1μm~0.2μm程度にまで微細化される半導体装置の製造方法に関する。

[0002]

50 【従来の技術】近年、ますます進展する高度情報化社会

に向けて、未だ広大な周波数資源を有する、周波数が3 OGHz以上のミリ波帯域の、マルチメディア移動体通 信、無線LAN及び自動車衝突防止用レーダー等への応 用が期待されている。動作周波数にミリ波帯域を用いる 超髙周波デバイスの実現にはゲート長の短縮が必須であ り、具体的には0. 1 μm~0. 2 μm程度のゲート形 成方法を確立する必要がある。ところが、ゲート長を短 縮するとゲート抵抗が上昇するため、このような短ゲー ト長化は高周波帯域におけるゲインの低下やノイズ特性 の劣化の一因となる。短ゲート長化と低ゲート抵抗化と 10 の双方を実現する手段としてゲートの基板面に接触する 下部を微細化すると共に上部の断面積を大きくする、い わゆるT型形状又はマッシュルーム形状のゲート構造が 有効であり、超高周波用電界効果型トランジスタ(FE T) において広く用いられている。

【0003】以下、従来のT型ゲート電極を有する半導 体装置の製造方法について図面を参照しながら説明す る。なお、本願においては、T型形状を有するT型ゲー ト電極の低抵抗化を図るために相対的に大きく形成され ている上部側を頂部と呼び、該頂部から下方に延び、短 20 ゲート長化を図るために相対的に小さく形成されている 下部側を脚部と呼ぶこととする。

【0004】図8は従来の多層レジストに電子線(E1 ectron Beam;以下、EBと略称する。) 露 光を用いたT型ゲート電極の製造方法の工程順の断面構 成を示している。ここではEBレジストに、それぞれ一 般的であって、感度が互いに異なる2層のポリメチルメ タクリレート(以下、PMMAと略称する。)を用いた

【0005】まず、図8(a)に示すように、半導体基 30 板101上に、高分子量で且つ低感度のPMMAからな る下層のレジスト膜102と、低分子量で且つ高感度の PMMAからなる上層のレジスト膜103とを順次塗布 する。その後、図8(b)に示すように、上層のレジス ト膜103におけるゲート電極の頂部形成領域103a に対して1回目のEB露光を行ない、図8(c)に示す ように、上層のレジスト膜103に対して現像を行なう ことにより、上層のレジスト膜103に頂部形成領域1 03aのレジストが除去されてなる開口部103bを形

【0006】次に、図8(d)に示すように、下層のレ ジスト膜102のゲート電極の脚部形成領域102aに 対して2回目のEB露光を行なった後、図9(a)に示 すように、下層のレジスト膜102に対して現像を行な って、下層のレジスト膜102に脚部形成領域102a のレジストが除去されてなる開口部 102 b を形成す る。これにより、上層のレジスト膜103の開口部10 3b及び下層のレジスト膜102の開口部102bにT 型のゲート電極形成用のレジストパターンが得られる。

板101の上に全面にわたって金属膜104Aを蒸着 し、続いて、上層のレジスト膜103及び下層のレジス ト膜102をリフトオフすることにより、金属膜104 AからなるT型ゲート電極104Bを得る。 [8000]

【発明が解決しようとする課題】しかしながら、前記従 来のT型ゲート電極を有する半導体装置の製造方法には 以下に示す2つの問題がある。

【0009】第1に、レジストの露光にEB露光を用い ているため、このEB露光用の装置には非常に大きな投 資が必要であり、また、スループットも小さいという問 題がある。

【0010】第2に、レジストプロセスにおいてゲート 長を決定するのはPMMAからなるレジストの開口幅で ある。ところが、PMMAはドライエッチングに対する 耐性が低いため、ウェットプロセス時のはっ水防止等を 目的とするドライエッチングを行なうと、エッチング速 度が大きいためゲート長が大きくなるという問題があ る。さらに、金属をPMMA上に蒸着する際に、該PM MAは耐熱性が低いため、バターン開口部で熱変形を起 こすという問題がある。

【0011】本発明は、i線ステッパを用いて、高スル ープットで且つEB露光並みの微細なパターンニングを 行なえるようにすることを目的とする。

[0012]

【課題を解決するための手段】前記の目的を達成するた め、本発明は、半導体装置の微細パターンの形成に、

(1) 紫外線 (i線) に対して感度を持たないレジス ト膜を基板上に塗布する工程と、(2) レジスト膜の 上にバッファ膜及び紫外線に対して感度を持つ転写用レ ジスト膜を塗布し、その後、紫外線を用いて転写用レジ スト膜に開口パターンを形成し且つレジスト膜に該開口 パターンを転写する工程と、(3) 転写用レジスト膜 を除去した後、転写された開口パターンを含むレジスト 膜の全面に化学増幅型で且つ紫外線に対して感度を持つ ミキシング層形成用レジスト膜を塗布することにより、 レジスト膜とミキシング層形成用レジスト膜との界面に ミキシング層を形成する工程とを備えている。

【0013】具体的には、本発明に係る第1の半導体装 置の製造方法は、半導体基板の上に、頂部と該頂部から 下方に延びる脚部とからなるT型のゲート電極を形成す る半導体装置の製造方法であって、半導体基板の上に紫 外線に対して反応しない第1のレジスト膜を塗布する工 程と、第1のレジスト膜の上に、該第1のレジスト膜と 該第1のレジスト膜の上に塗布される第2のレジスト膜 とが互いに混合することを防止するバッファ膜を形成す る工程と、バッファ膜の上に紫外線に対して反応する第 2のレジスト膜を塗布する工程と、第2のレジスト膜に 対して紫外線を照射することにより、第2のレジスト膜 【0007】次に、図9(b)に示すように、半導体基 50 をパターンニングした後、パターンニングされた第2の

10

レジスト膜を現像することにより、第2のレジスト膜に 第1の開口部を形成する工程と、バッファ膜における第 2のレジスト膜の第1の開口部に露出する領域を除去す る工程と、第2のレジスト膜及びパッファ膜をマスクと して第1のレジスト膜に対してエッチングを行なうこと により、第1のレジスト膜に第2のレジスト膜の第1の 開口部が転写された第2の開口部を形成する工程と、第 2のレジスト膜及びバッファ膜を除去した後、半導体基 板の上に全面にわたって紫外線に対して反応する第3の レジスト膜を塗布することにより、第1のレジスト膜と 第3のレジスト膜との界面に、該第1のレジスト膜と該 第3のレジスト膜とが混合してなるミキシング層を形成 する工程と、第3のレジスト膜に対して紫外線を照射す るととにより、第3のレジスト膜をパターンニングした 後、パターンニングされた第3のレジスト膜を現像する ことにより、第3のレジスト膜にゲート電極の頂部形成 領域となる上層開口部を形成すると共に、第1のレジス ト膜の第2の開口部の壁面がミキシング層により覆わ れ、ゲート電極の脚部形成領域となる下層開口部を形成 する工程と、半導体基板の上における下層開口部及び上 層開口部に導体膜を充填することにより、導体膜からな るT型のゲート電極を形成する工程とを備えている。 【0014】第1の半導体装置の製造方法によると、基 板上に、紫外線に対して感度を持たない電子線露光用の 第1のレジスト膜とバッファ膜とi線露光用の第2のレ ジスト膜とを順次塗布した後、転写用の第2のレジスト 膜の開口パターンを第1のレジスト膜に転写する。その

後、開口パターンを含む第1のレジスト膜の上に全面 に、該第1のレジスト膜と混合してミキシング層を形成 するミキシング層形成用の第3のレジスト膜を塗布した 30 後、該第3のレジスト膜に紫外線(i線)を用いたパタ ーンニング及び現像を行なって、第3のレジスト膜に頂 部用の上層開□部を形成すると共に第1のレジスト膜に 脚部用の下層開口部を形成する。従って、下層開口部の 壁面は、第1のレジスト膜と第3のレジスト膜とが混合 してなるミキシング層に覆われるため、そのミキシング 層の膜厚分だけ下層開口部の開口幅が小さくなるので、 EB露光を用いることなく、該開口幅をEB露光並みに 微細化できる。さらに、第1のレジスト膜と第2のレジ スト膜との間に第1及び第2のレジスト膜同士が互いに 40 が崩れることがない。 混合することを防止するバッファ膜を形成するため、第 1のレジスト膜の第2の開口部の形状が崩れることがな 63.

【0015】本発明に係る第2の半導体装置の製造方法 は、半導体基板の上に紫外線に対して反応しない第1の レジスト膜を塗布する工程と、第1のレジスト膜の上 に、該第1のレジスト膜と該第1のレジスト膜の上に塗 布される第2のレジスト膜とが互いに混合することを防 止するバッファ膜を形成する工程と、バッファ膜の上に 紫外線に対して反応する第2のレジスト膜を塗布する工 50 いて、第2のレジスト膜がエチルセロソルブアセテート

程と、第2のレジスト膜に対して紫外線を照射するとと により、第2のレジスト膜をパターンニングした後、パ ターンニングされた第2のレジスト膜を現像することに より、第2のレジスト膜に第1の開口部を形成する工程 と、バッファ膜における第2のレジスト膜の第1の開口 部に露出する領域を除去する工程と、第2のレジスト膜 及びバッファ膜をマスクとして第1のレジスト膜に対し てエッチングを行なうことにより、第1のレジスト膜に 第2のレジスト膜の第1の開口部が転写された第2の開 口部を形成する工程と、第2のレジスト膜及びバッファ 膜を除去した後、半導体基板の上に全面にわたって紫外 線に対して反応する第3のレジスト膜を塗布することに より、第1のレジスト膜と第3のレジスト膜との界面 に、該第1のレジスト膜と該第3のレジスト膜とが混合 してなるミキシング層を形成する工程と、第3のレジス ト膜を現像することにより、第1のレジスト膜に第2の 開口部の壁面がミキシング層により覆われてなる第3の 開口部を形成する工程と、半導体基板の上における第3 の開口部に導体膜を充填することにより、導体膜からな る配線バターンを形成する工程とを備えている。

【0016】第2の半導体装置の製造方法によると、基 板上に、紫外線に対して感度を持たない電子線露光用の 第1のレジスト膜とバッファ膜とi線露光用の第2のレ ジスト膜とを順次塗布した後、転写用の第2のレジスト 膜の開口バターンを第1のレジスト膜に転写する。その 後、開□バターンを含む第1のレジスト膜の上に全面 に、該第1のレジスト膜と混合してミキシング層を形成 するミキシング層形成用の第3のレジスト膜を塗布した 後、該第3のレジスト膜を露光せずに現像することによ り、第1のレジスト膜の第2の開口部の壁面がミキシン グ層により覆われた第3の開口部を形成する。従って、 第3の開口部の壁面は、第1のレジスト膜と第3のレジ スト膜とが混合してなるミキシング層に覆われるため、 そのミキシング層の膜厚分だけ第3の開口部の開口幅が 小さくなるので、EB露光を用いることなく、該開口幅 をEB露光並みに微細化できる。さらに、第1のレジス ト膜と第2のレジスト膜との間に第1及び第2のレジス ト膜同士が互いに混合することを防止するバッファ膜を 形成するため、第1のレジスト膜の第2の開口部の形状

【0017】第1又は第2の半導体装置の製造方法にお いて、第1のレジスト膜がポリメチルメタクリレート (PMMA)を含むレジストからなることが好ましい。 【0018】第1又は第2の半導体装置の製造方法にお いて、バッファ膜がポリジメチルグルタルイミド(PM G1)を含むレジストからなることが好ましい。 【0019】第1又は第2の半導体装置の製造方法にお いて、バッファ膜が金属からなることが好ましい。 -【0020】第1又は第2の半導体装置の製造方法にお

とノボラック樹脂とを含むレジストからなることが好ま しい。

【0021】第1又は第2の半導体装置の製造方法において、第3のレジスト膜がプロピレングリコールモノメチルエーテルアセテート(PGMEA)とメタクリル樹脂とを含むレジストからなることが好ましい。

[0022]

【発明の実施の形態】(第1の実施形態)本発明の第1 の実施形態について図面を参照しながら説明する。

【0023】図1~図4は本発明の第1の実施形態に係 10 る半導体装置の製造方法であって、T型ゲート電極を持つ電界効果型トランジスタの製造方法の工程順の断面構成を示している。まず、図1(a)に示すように、例えば、上部にGaAs系の半導体結晶がヘテロ接合されてなるエピタキシャル層11aを有するGaAsからなる基板11に、ホウ素(B)イオン又は酸素(O)イオンを注入することにより選択的に素子分離領域11bを形成するにこで、素子分離領域11bを形成する代わりに、該素子分離領域11bを形成する代わりに、該素子分離領域11bを除去してもよい。その後、エピタキシャル層11aの上面に、基板11と、該基板11の上面に塗布するレジスト膜との密着性を高めるためのSiN等からなり膜厚が約20nmの絶縁膜12を形成する。

【0024】次に、図1(b)に示すように、EB露光用でPMMAを主成分とする第1のレジスト膜13を塗布し、該第1のレジスト膜13に対して所定のベーキングを行なう。第1のレジスト膜13の膜厚はT型ゲート電極の高さ寸法を規制し、脚部を高さ方向に大きくするとゲート電極と基板及びオーミック電極間の寄生容量が低減するため、該膜厚は高周波動作に大きな影響を与える。一方、第1のレジスト膜13の膜厚を厚くし過ぎるとゲート長とのアスペクト比が大きくなるため、T型ゲート電極の脚部と頂部との接続が不充分となるので、ゲート抵抗が増加する。従って、本実施形態においては、第1のレジスト膜13の膜厚を100nm~200nm程度とする。

【0025】次に、図1(c)に示すように、第1のレジスト膜13の上面に、EB露光用でポリジメチルグルタルイミド(以下、PMGIと略称する。)を主成分と 40 し、第1のレジスト膜13と混合しないポジ型レジストからなるバッファ膜14を塗布し、第1のレジスト膜13と同様に所定のベーキングを行なう。ここで、バッファ膜14の膜厚はバターンニングの精度を上げるには薄ければ薄い程良い。

【0026】次に、図1(d)に示すように、パッファ king)処理及び現像処理を順次行なう必要がある。 膜14の上に、波長が365nmの紫外線であるi線に 対して感光するポシ型レジストであり、エチルセロソル ブアセテートとノボラック樹脂とを主成分とするTHM にて、第3のレジスト膜16における第1のレジスト膜16と第1のレジスト膜16と第1のレジスト膜16と第1のレジスト膜16と第1のレジスト膜1

2のレジスト膜15を塗布する。その後、1線ステッパを用いて第2のレジスト膜15に対して選択的に露光し、現像液であるテトラメチルアンモニウムハイドロオキサイド(以下、TMAHと略称する。)を用いて現像を行なって、第2のレジスト膜15に、例えば、第1の開口部15aのようにパターンニングを施す。とこで、現像液のTMAHはパッファ膜14に対してもエッチングが進行するので、第2のレジスト膜15と共にパッファ膜14にも該第2のレジスト膜15の第1の開口部15aと同一寸法の開口部が形成されるように現像時間を調節する。

【0027】次に、図2(a)に示すように、第1の開口部15aを有する第2のレジスト膜15をマスクとし、該第1のレジスト膜13に第1の開口部15aと同一寸法の第2の開口部13aが形成されるように、すなわち転写されるように、第1のレジスト膜13に対しての、ガスを用いた異方性のドライエッチングを行なう。【0028】次に、図2(b)に示すように、第1のレジスト膜13とパッファ膜14とが互いに混合しないこと及び現像液が互いに異なることを利用して、i線ステッパを用いて第2のレジスト膜15に対して全面的にi線露光を行ない、続いて、現像液にTMAHを用いて5分程度の現像を行なうことにより、第2のレジスト膜15及びパッファ膜14を除去する。

【0029】以上の工程により、EB露光用の第1のレジスト膜13にEB露光を用いずにパターンニングを施すことができる。ここで、第2の開口部13aの開口幅はi線パターンニングの解像限界で規制される寸法となり、通常は0.35μm程度となり、位相シフト法を用いれば0.25μm程度となる。

【0030】次に、図2(c)に示すように、基板11 の上に全面にわたって i 線露光用で且つミキシング層形 成用の第3のレジスト膜16を塗布する。ととで、第3 のレジスト膜16には東京応化(株)製のネガ型レジス トであるプロピレングリコールモノメチルエーテルアセ テート(PGMEA)とメタクリル樹脂とを主成分とす る商品名TLOR-NO01(以下、TLORと略称す る。)を用いる。第3のレジスト膜16はT型ゲート電 極の頂部の高さ寸法を規制し、一般にゲート電極形成用 の金属膜の膜厚はゲート抵抗を低減するために0.5μ m以上に堆積する必要があり、ことでは第3のレジスト 膜16の膜厚を0.5μm~1.5μm程度としてい る。なお、このTLORは化学増幅型のレジストであっ て、塗布後にはプリベーキング処理、露光処理、露光後 ベーキング (PEB; Post Exposure Ba king) 処理及び現像処理を順次行なう必要がある。 【0031】これにより、図2(c)に示すように、第 3のレジスト膜16を塗布した後のいずれかの処理にお いて、第3のレジスト膜16における第1のレジスト膜

3とが混合してなるミキシング層17が形成される。と のミキシング層17は第1のレジスト膜13の第2の開 口部13aの壁面にも形成されるため、ミキシング層1 7が形成されることによって、第1のレジスト膜13に おける第2の開口部13aの開口幅は両壁面を併せて約 150nm~200nm程度小さくなり、その結果、と のような開口幅の微細化効果により、通常の i 線パター ニングの解像限界である0.35μmのパターン幅を 0. 15 μ m程度にまで微細化することができる。

【0032】次に、図2(d)に示すように、第3のレ ジスト膜16におけるT型ゲート電極の頂部形成領域を 除く領域にi線露光を行なってパターンニングを施した 後、所定の現像を行なうことにより、第3のレジスト膜 16にはT型ゲート電極の頂部形成領域となる上層開口 部16aが形成されると共に、第1のレジスト膜13の 第2の開口部13aにはその壁面及び周辺部がミキシン グ層17に覆われてなり、T型ゲート電極の微細化され た脚部形成領域となる下層開口部17aが形成される。 【0033】次に、図3(a)に示すように、四フッ化 炭素 (CF.) 等のガスを用いて、絶縁膜12における 20 ジスト膜13とミキシング層17を形成する化学増幅型 ミキシング層17の下層開口部17aに露出する領域に 対してドライエッチングを行なうことにより、脚部形成 領域の一部となる開口部12aを形成する。その後、O 2 プラズマを用いて、エピタキシャル層11a上の開口 部12aに露出する領域に対して、ドライリセスエッチ ングの前行程である酸処理時のはっ水防止を目的とする

ドライエッチング行なう。このときに、ミキシング層1

7はPMMA単体の場合と比較して、耐熱性と、O2や

CF、等のプラズマに対する耐ドライエッチング性に優

ングによる下層開口部17aの開口寸法の拡大を防ぐこ

とができる。

【0034】次に、図3(b)に示すように、エピタキ シャル層11aに対してドライリセスによるリセスエッ チングを行なって、エピタキシャル層11aに含まれる ショットキー層を露出させるリセス部11cを形成し、 その後、図3(c)に示すように、EB蒸着法を用い て、基板11上の全面にわたってTi/Pt/Au(5 0nm/50nm/400nm) からなるT型ゲート電 極形成用の金属膜18Aを蒸着する。その後、図3

(d) に示すように、第1のレジスト膜13, ミキシン グ層17及び第3のレジスト膜16をリフトオフすると とにより、金属膜18Aからなり、頂部18aと該頂部 18 aから下方に延びる脚部18 bとから構成されるT 型ゲート電極18Bを形成する。

【0035】次に、図4(a)に示すように、エピタキ シャル層11aの上におけるソース・ドレイン電極形成 領域に開口部19aをそれぞれ有するレジストパターン 19を形成した後、CF、ガスを用いて絶縁膜12に対 してドライエッチングを行なって、絶縁膜12のソース 50

・ドレイン電極形成領域を除去する。その後、基板11 の上に全面にわたって、例えば、Auを含む金属膜20 Aを蒸着させ、レジストパターン19をリフトオフする ことにより、図4 (b) に示すように、金属膜20Aか らなるソース電極20B及びドレイン電極20Cをそれ ぞれ形成する。

10

【0036】このように、本実施形態によると、T型ゲ ート電極18Bの脚部18b形成用の開口部を形成する 第1のレジスト膜13に、EB露光用のPMMAを用い ているものの、第1のレジスト膜13の上にバッファ膜 14を挟んでi線露光用の第2のレジスト膜15を積層 する。その後、該第2のレジスト膜15に対して選択的 に i 線露光を行なって、該第2のレジスト膜15に第1 の開口部 1 5 a を形成し、この開口パターンをバッファ 膜14及び第1のレジスト膜13に転写して、第1のレ ジスト膜13に第2の開口部13aを形成する。

【0037】との時点では、第1のレジスト膜13の第 2の開口部13aの開口寸法はi線の解像度を越えるこ とはないが、第1のレジスト膜13の上に、該第1のレ のTLORからなる第3のレジスト膜16を塗布するこ とにより、第1のレジスト膜13の第2の開口部13a の開口寸法が自己整合的に縮小される。

【0038】従って、高コストで且つ低スループットの EB露光を用いることなく、より簡便でスループットが 大きい i 線露光のみを用いてEB露光並みの微細化され たT型ゲート電極18Bを実現できる。

【0039】さらに、第1のレジスト膜13に耐熱性及 び耐ドライエッチング性に劣るPMMAを用いても、該 れており、このミキシング層17によってドライエッチ 30 PMMAが第2の開口部13aも含めて、耐熱性及び耐 ドライエッチング性に優れたミキシング層 17に全面的 に覆われるため、ミキシング層17の下層開口部17a の微細化構造が製造工程中に変形することなく確実に保 持される。

> 【0040】また、第3のレジスト膜16に形成され る、T型ゲート電極18Bの頂部形成領域となる上層開 口部16 a は、ネガ型レジストを用いているため、頂部 側の開口寸法が脚部側の開口寸法よりも小さくなるの で、T型ゲート電極18Bを形成する際のリフトオフ時 40 に金属膜18AとT型ゲート電極18Bの頂部18aと を容易に分離できる。

【0041】(第1の実施形態の一変形例)第1の実施 形態においては、バッファ膜14にEB露光用のPMG Iからなるレジストを用いたが、膜厚が100nm程度 のチタン (Ti) 又はアルミニウム (A1) からなる金 属膜であってもよい。

【0042】 この場合には、図1 (d) に示した第2の レジスト膜15の第1の開口部15aを形成する際には 該金属膜に開口部が形成されず、代わりに、次の図2

(a) に示した第1のレジスト膜13に第2の開口部1

3 a を形成する工程において、CF. ガスを用いて異方 性ドライエッチングを行なって開口する。

【0043】また、該金属膜は、図2(b)に示した第 2のレジスト膜15の現像液TMAHを用いた除去工程 では除去されないため、この後に別工程を設け、該金属 膜をフッ化水素(HF)水溶液を用いて除去する必要が

【0044】 (第2の実施形態)以下、第2の実施形態 について図面を参照しながら説明する。

【0045】第1の実施形態においては、電界効果型ト ランジスタにおける短ゲート長化を容易に実現できる製 **造方法を説明したが、配線パターンやトランジスタ等の** 電極との接続孔であるコンタクトホール、それに多層配 線構造における異層間の配線層同士を接続するビアホー ル等も微細化が進んでいる。

【0046】図5~図7は本発明の第2の実施形態に係 る半導体装置のコンタクトホールの製造方法の工程順の 断面構成を示している。図5 (a) に示すように、例え ば、シリコン(Si)からなる基板31には、素子分離 領域となるフィールド酸化膜32によって互いに分離さ 20 れ、それぞれポリシリコンからなるゲート電極33を有 する複数のMOSFET34が形成され、基板31上に は全面にわたって、例えば、二酸化シリコン(SiO 2) からなる絶縁膜35が形成されている。

【0047】まず、図5(b) に示すように、EB露光 用でPMMAを主成分とする第1のレジスト膜36を塗 布し、該第1のレジスト膜36に対して所定のベーキン グを行なう。その後、第1のレジスト膜36の上面に、 EB露光用でPMGIを主成分とするポジ型レジストか らなるパッファ膜37を塗布し、その後、第1のレジス 30 ト膜36と同様に所定のベーキングを行なう。さらに、 バッファ膜37の上面に、転写用レジスト膜となるi線 露光用のポジ型レジストであるTHMR-ip3000 からなる第2のレジスト膜38を塗布する。ことで、前 述したように、バッファ膜37は、第1のレジスト膜3 6と該第1のレジスト膜36の上に塗布される第2のレ ジスト膜38との混合防止用であって、その膜厚は薄い

【0048】次に、図5(c)に示すように、i線ステ ッパを用いて第2のレジスト膜38に対して選択的に露 40 して露光することなく現像を行なう。 光し、現像液にTMAHを用いて第2のレジスト膜38 を現像して、例えば、第1の開口部38aのようにバタ ーンニングを施す。このときの現像工程において、バッ ファ膜37に対しても第2のレジスト膜38の各第1の 開口部38aと同一寸法の開口部がそれぞれ形成される ように現像時間を調節する。

【0049】次に、図6(a)に示すように、第1の開 口部38aを有する第2のレジスト膜38をマスクと し、該第1のレジスト膜36に第1の開口部38aと同 に、すなわち転写されるように、第1のレジスト膜36 に対してO、ガスを用いた異方性のドライエッチングを 行なう。

12

【0050】次に、図6(b)に示すように、第1のレ ジスト膜36とパッファ膜37とが互いに混合しないこ とと現像液が互いに異なることを利用して、 i 線ステッ パを用いて第2のレジスト膜38 に対して全面的にi線 露光を行ない、続いて、現像液にTMAHを用いて5分 程度の現像を行なうととにより、第2のレジスト膜38 及びバッファ膜37を除去する。

【0051】以上の工程により、EB露光用の第1のレ ジスト膜36に、EB露光を行なうことなくパターンニ ングを施すことができる。ここで、第2の開口部36a の開口幅は i 線パターンニングの解像限界で規制される 寸法となり、通常はO. 35μm程度となり、位相シフ ト法を用いれば0.25μπ程度となる。

【0052】次に、図6 (c) に示すように、基板31 の上に全面にわたって i 線露光用ネガ型レジストで且つ ミキシング層形成用の、TLORを用いた第3のレジス ト膜39を塗布する。なお、このTLORは化学増幅型 のレジストであって、通常、塗布後にはプリベーキング 処理、露光処理、露光後ベーキング(PEB)処理及び 現像処理を順次行なう必要がある。

【0053】 これにより、図6(c)に示すように、第 3のレジスト膜39を塗布した後のいずれかの処理にお いて、第3のレジスト膜39における第1のレジスト膜 36側に、第3のレジスト膜39と第1のレジスト膜3 6とが混合してなるミキシング層40が形成される。と のミキシング層40は第1のレジスト膜36の各第2の 開□部36 aの壁面にもそれぞれ形成されるため、ミキ シング層40が形成されることによって、第1のレジス ト膜36における各第2の開口部36aの開口幅は両壁 面を併せて約150nm~200nm程度小さくなり、 その結果、とのような開口幅の微細化効果により、通常 のi線パターニングの解像限界である0.35 µ mのパ ターン幅を0. 15μm程度にまで微細化することがで きる。

【0054】ととでは、第3のレジスト膜39のパター ンニングが不要であるため、第3のレジスト膜39に対

【0055】次に、図7(a)に示すように、第1のレ ジスト膜36及び該第1のレジスト膜36を保護し且つ 微細化を実現するミキシング層40をマスクとして、絶 緑膜35に対してCF、等のガスを用いて異方性のドラ イエッチングを行ない、その後、図7(b)に示すよう に、第1のレジスト膜36及びミキシング層40を除去 することにより、該絶縁膜35に第3の開口部としての コンタクトホール35aを形成する。

【0056】次に、図7(c)に示すように、例えば、 一寸法の第2の開口部36aがそれぞれ形成されるよう 50 スパッタ法を用いて、基板31の上に全面にTi/Ti N/A1-Cuが積層されてなる金属膜を蒸着し、フォ トリソグラフィーを用いて該金属膜をパターンニングす ることにより配線パターン41を形成する。

【0057】このように、本実施形態によると、コンタ クトホール用の開口部を形成する第1のレジスト膜36 に、EB露光用のPMMAを用いているものの、第1の レジスト膜36の上にバッファ膜37を挟んでi線露光 用の第2のレジスト膜38を積層する。その後、該第2 のレジスト膜38 に対して選択的に i 線露光を行なって 第1の開口部38aを形成し、この開口パターンをバッ ファ膜37及び第1のレジスト膜36に転写して、第1 のレジスト膜36に第2の開口部36aを形成する。

【0058】この時点では、第1のレジスト膜36の第 2の開口部36aの開口寸法はi線の解像度を越えると とはないが、第1のレジスト膜36の上に、該第1のレ ジスト膜36とミキシング層40を形成する化学増幅型 のTLORからなる第3のレジスト膜39を塗布すると とにより、第1のレジスト膜36の第2の開口部36a の開口寸法が自己整合的に縮小される。

【0059】従って、高コストで且つスループットが小 20 さいEB露光を用いることなく、より簡便でスループッ トが大きいi線露光のみを用いてEB露光並みの微細化 されたコンタクトホール35aを実現できる。

【0060】さらに、第1のレジスト膜36に耐熱性及 び耐ドライエッチング性に劣るPMMAを用いても、該 PMMAが第2の開口部36aも含めて、耐熱性及び耐 ドライエッチング性に優れたミキシング層40に全面的 に覆われるため、ミキシング層40により形成される微 細化構造が製造工程中に変形することなく確実に保持さ れる。

【0061】なお、本実施形態においては、配線パター ン41に1層のみを示したが、多層配線パターンに適用 できることはいうまでもない。

【0062】また、基板31上のMOSFET34の電 極と絶縁膜35の上面に設けられる配線パターン41と を電気的に接続するためのコンタクトホール35aの微 細化を例に挙げたが、これに限らず、ピアホールや、さ らには配線パターン本体の微細化にも同様に適用でき る。

[0063]

【発明の効果】本発明の第1又は第2の半導体装置の製 造方法によると、紫外線に対して感度を持たない第1の レジスト膜の開口部の壁面は、第1のレジスト膜と第3 のレジスト膜とが混合してなるミキシング層に覆われる ため、該ミキシング層の膜厚分だけ下層開口部の開口幅 が小さくなるので、高コストで且つ低スループットのE B露光を用いることなく、例えば、i線露光を用いて、 該開口幅をEB露光並みに微細化できる。

【0064】さらに、第1のレジスト膜と第2のレジス

合しないようにするためのバッファ膜を形成するため、 第1のレジスト膜の第2の開口部の形状が崩れることな く、確実に微細化を実現できる。

【0065】また、第1のレジスト膜にPMMAを用い る場合には、該PMMAは相対的に耐熱性及び耐ドライ エッチング性に劣るものの、該PMMAを覆うミキシン グ層は、一般にPMMAよりも耐熱性及び耐ドライエッ チング性に優れるため、ミキシング層からなる微細化構 造は製造中にも確実に維持される。

【0066】第1又は第2の半導体装置の製造方法にお いて、第1のレジスト膜がポリメチルメタクリレート (PMMA)を含むレジストからなると、第3のレジス ト膜にTLORを用いた場合には、ミキシング層が確実 に形成される。

【0067】第1又は第2の半導体装置の製造方法にお いて、バッファ膜がポリジメチルグルタルイミド(PM GI)を含むレジストからなると、該PMGIは紫外線 に対して感度を持たない第1のレジスト膜と混合しない ため、第1のレジスト膜と第2のレジスト膜とが互いに 混合することを確実に防止するので、第1のレジスト膜 に所望のバターンニングを施すことができる。

【0068】第1又は第2の半導体装置の製造方法にお いて、バッファ膜が金属からなると、該金属は、第1の レジスト膜と第2のレジスト膜とが互いに混合すること を確実に防止するので、第1のレジスト膜に所望のバタ ーンニングを施すことができる。

【0069】第1又は第2の半導体装置の製造方法にお いて、第2のレジスト膜がエチルセロソルブアセテート とノボラック樹脂とを含むレジストからなると、該レジ 30 ストは、紫外線のうちの i 線と確実に反応するため、 i 線ステッパを用いて第2のレジスト膜に所望のパターン ニングを確実に施すことができる。

【0070】第1又は第2の半導体装置の製造方法にお いて、第3のレジスト膜がプロビレングリコールモノメ チルエーテルアセテート (PGMEA) とメタクリル樹 脂とを含むレジストからなると、第1のレジスト膜にP MMAを用いる場合には、ミキシング層が確実に形成さ れる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の製 造方法であって、T型ゲート電極を持つ電界効果型トラ ンジスタの製造方法の工程順の構成断面図である。

【図2】本発明の第1の実施形態に係る半導体装置の製 造方法であって、T型ゲート電極を持つ電界効果型トラ ンジスタの製造方法の工程順の構成断面図である。

【図3】本発明の第1の実施形態に係る半導体装置の製 造方法であって、T型ゲート電極を持つ電界効果型トラ ンジスタの製造方法の工程順の構成断面図である。

【図4】本発明の第1の実施形態に係る半導体装置の製 ト膜との間に第1及び第2のレジスト膜同士が互いに混 50 造方法であって、T型ゲート電極を持つ電界効果型トラ

16

ンジスタの製造方法の工程順の構成断面図である。

【図5】本発明の第2の実施形態に係る半導体装置におけるコンタクトホールの製造方法の工程順の構成断面図である。

【図6】本発明の第2の実施形態に係る半導体装置におけるコンタクトホールの製造方法の工程順の構成断面図である。

【図7】本発明の第2の実施形態に係る半導体装置におけるコンタクトホールの製造方法の工程順の構成断面図である。

【図8】従来のEB露光を用いたT型ゲート電極の製造 方法の工程順の構成断面図である。

【図9】従来のEB露光を用いたT型ゲート電極の製造 方法の工程順の構成断面図である。

【符号の説明】

11 基板

11a エピタキシャル層

11b 素子分離領域

11c リセス部

12 絶縁膜

12a 開口部

13 第1のレジスト膜 (PMMA)

13a 第2の開口部

14 バッファ膜 (PMGI)

15 第2のレジスト膜 (THMR-ip3000:

転写用レジスト膜)

15a 第1の開口部

16 第3のレジスト膜(TLOR:ミキシング層形

成用レジスト膜)

*16a 上層開口部

17 ミキシング層

17a 下層開口部

18A 金属膜

18 B ゲート電極

18a 頂部

18b 脚部

19 レジストパターン

19a 開口部

10 20A 金属膜

20B ソース電極

200 ドレイン電極

31 基板

32 フィールド酸化膜

33 ゲート電極

34 MOSFET

35 絶縁膜

35a コンタクトホール (第3の開口部)

36 第1のレジスト膜 (PMMA)

20 36a 第2の開口部

37 バッファ膜 (PMGI)

38 第2のレジスト膜(THMR-ip3000:

転写用レジスト膜)

38a 第1の開口部


39 第3のレジスト膜(TLOR:ミキシング層形


成用レジスト膜)


40 ミキシング層


41 配線パターン


【図4】











フロントページの続き

(72)発明者 井上 薫

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 柳原 学

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 田邊 充

大阪府門真市大字門真1006番地 松下電器 産業株式会社内